高级DFT设计工程师

岗位职责:
1.负责ASIC/SOC TOP 的Boundary SCAN Test :
(1)电路insertion -> 仿真验证 -> 生成ATE pattern + BSDL -> ATE test阶段pattern bring-up 和debug
2.负责制定超大规模ASIC/SOC全芯片(full-chip)的 Memory BIST测试方案和电路实现:
(1)包括芯片顶层MBIST + MBISR + fusebox修复的方案，以及各个Block 子系统的MBIST+MBISR标准化flow开发和电路实现
(2)生成JTAG、MBIST所有电路的SDC约束，和PD工程师合作解决timing closure问题
(3)生成全芯片MBIST的ATE测试向量，仿真验证，以及ATE-test 阶段的pattern bring-up和debug, 针对CP/FT yield问题，通过Memory BIST diagnosis手段进行分析定位
(4)研究MBIST测试算法，针对不同工艺，以及特殊memory, 如TCAM等，提供定制的测试算法方案
3.负责制定超大规模ASIC/SOC全芯片(full-chip)的 SCAN测试方案和电路实现:
(1)包括芯片顶层的DFT相关电路设计，SCAN Test Plan制定
(2)TOP-level的SCAN-insertion以及blcok的DFT集成, Top-level ATPG DRC, ATPG Test Coverage debug和improve
(3)生成SCAN Test所有电路的SDC约束，和PD工程师合作解决timing closure问题
(4)基于Layout网表，生成最终的ATPG pattern，以及ATE test阶段的pattern bring-up和debug, 针对CP/FT yield问题，通过SCAN Diagnosis手段分析定位
4.负责设计其他DFX (debug, characterization, yield) 的相关电路以及仿真验证
5.负责DFT-Mode下设计上集成其他Analog-IP的BIST测试电路，仿真验证
岗位需求:
1.微电子、电子信息工程、计算机等专业，硕士4-5年以上DFT工作经验，本科7-8年以上DFT工作经验
2.熟悉DFT测试原理及工作流程，熟悉整个ASIC芯片设计流程
3.熟练使用Mentor Tessent /Synopsys DFT TMAX工具，以及相关仿真、逻辑综合、时序分析、逻辑等价性验证等工具
4.熟悉TCL、Python、Perl、Shell、Makefile等编程语言
5.熟悉ATE测试流程、有实际ATE测试向量debug经验优先
6.有大规模SOC芯片DFT设计经验者优先，有先进工艺流片经验者优先
7.较强的分析定位及解决问题的能力，良好的沟通及团队协作能力
北京、武汉均有HC，欢迎投递~

职能类别：可测性设计工程师(DFT)

关键字：dftDFXMBISSCANTessent可测性设计

工作地址

上班地址：中关村壹号